arm处理器属于cisc指令集(arm处理器和intel处理器的区别)

ARM虽然是个小公司，但他们是整个ARM处理器阵营的核心。除了苹果、高通等少数公司可以开发自己的ARM兼容架构外，联发科、海思等大多数公司都会直接使用ARM的公共Cortex-A架构授权。从64位时代开始，ARM发布了Cortex-A57/A53架构，一大一小，但只有A53遍地开花。高性能的A57核心在手机市场只有三星和高通在用，面临难产的尴尬。

ARM为此在今年2月推出了A57的继任者Cortex-A72架构，号称性能是A15的3.5倍，功耗降低75%。

当时我们对ARM的Cortex-A72内核了解不多。我们只知道A72核心将采用新一代FinFET技术生产，包括三星/Globalfoundries的14nm和TSMC的16nm。得益于先进的技术，A72 core拥有更高的频率，可以达到2.5GHz，更高的频率有助于A72提升在服务器市场的地位，这也是其目标市场之一。

最近ARM公布了Coretx-A72 core的详细架构，Anandtech网站也做了一些分析。我们来看看A72架构有哪些改进。毕竟A72 core很有可能成为明年旗舰手机/平板的标配。

值得一提的是，首先解释了A72核心的由来，那么为什么不选择Cortex-A59这个名字呢？ARM解释说，这纯粹是为了营销方便。如果和A57的名字很像，那么大家就不容易看出两个核心的区别了——大家会不会只看到数字来争论好坏？

A7核心的性能是A15的3.5倍。

功耗降低了75%

之前ARM宣传A72核心性能是上一代的3.5倍，功耗降低了75%，但也很清楚这只是宣传。ARM没有直接比较A57和A72的区别。如果只看两者，同样的14/16nm工艺下，A72核只比A57高34%(2.6x到3.5x，频率的差异还得考虑进去)。但在同样的28nm工艺下，A72核提升了34%。

还要注意，A72内核可以运行在更高的频率上，这不仅仅是最高频率。之前A57太强了，只能在最高频率维持一小段时间，然后再降频。但ARM提供的数据显示，A72核采用16nm FinFET工艺，2.5GHz频率下功耗仅为750mW。

除了功耗，ARM还在A72架构上做了很多优化。如上图所示，整数、浮点、内存等的性能。得到了不同程度的提高。虽然仍缺少一些细节，但IPC性能仍有16-30%的提高。

从A57升级的A72架构

看来ARM在性能、功耗、核心面积上做了全面的提升，这也是半导体设计的三个重要指标。这一成绩是在ARM重新优化了几乎所有A57逻辑块后才取得的，其中CPU架构有了相当大的改进，包括新的分支预测单元和改进的解码器流水线设计。

在指令预取的块中，我们可以看到ARM重新设计了分支预测单元，可以支持更复杂的算法，提高性能，降低功耗、误预测率和推测率。具体来说，与A57相比，它减少了50%的误预测率和25%的猜测率。禁止冗余分支预测单元。-在实践中，如果分支预测单元不能有效工作，它将被绕过。

此外，ARM通过更好地耦合不同的IP模块来优化RAM组织。

再看A72的流水线设计，解码/重命名性能也有所提升。解码器本身是一个3指令解码器，但ARM在提高性能和降低功耗方面做了很大的努力。为了提高所需的性能，增加了有效解码带宽，解码器也得到了一些AArch64指令融合增强。此外，通过许多方法降低功耗，包括直接解码。

在为提高性能而做的改进中，指令分派/退役单元似乎变化最大。解码器可以融合指令，ARM的指令调度单元可以将ops操作加扰成更小的微操作并发送给执行单元，这样指令调度单元就可以将3个issue转换成等价的5个issue。这将提高解码器的吞吐量，同时也将提高指令调度单元在每个周期创建的微操作数。

A7架构，ARM意味着平均每条指令有1.08个微操作，这将缓解57架构中实际有限的指令调度单元的性能。

另一方面，执行单元也有新的设计，包括新一代的FP浮点/高级SIMD单元。由于FP浮点流水线从9个减少到6个，延迟更低。

UL(浮点乘法)的延迟也从5个周期减少了3个周期，FADD(浮点加法)从4个减少到3个，FMAC(浮点累积乘法)从9个减少到6个，CVT单元从4个减少到2个。FP单元的渲染流水线长度从19减少到16。

整数单元也得到了改进，Radix-16除法器的带宽增加了一倍，CRC单元的延迟减少到1个周期，其带宽是A57架构的3倍。

另一个显著的性能改进是L/S装载存储单元。ARM表示L/S单元的带宽增加了30%，这是由于引入了新的预取器。

A72架构的纸面改进令人印象深刻。是A57架构的创新升级，A72无论是性能还是功耗，或者说核心面积都有所提升。

A57架构在去年第三季度进入市场，但现在只有三星和高通的A57架构处理器在量产上市，所以A72核心真正进入市场至少还需要一年时间。